Revision F, K8L e HT 3.0: il futuro delle cpu Opteron

Lo scorso 1 Giugno, in occasione del proprio Analyst Day, AMD ha anticipato pubblicamente quelle che saranno le caratteristiche tecniche della prossima generazione di processori Opteron, basati sul core noto con il nome in codice di K8L. Questi nuovi processori, che avranno evoluzioni anche nel settore desktop con una nuova generazione di processori Athlon 64, sono particolarmente attesi in quanto saranno i primi a introdurre tecnologia Quad Core nella gamma di prodotti AMD, e allo stesso tempo permetteranno di ottenere importanti incrementi prestazionali grazie ad un'architettura del singolo Core molto rivista rispetto a quella delle attuali cpu Opteron in commercio.

La slide presentata al Technology Analyst day da parte di AMD evidenzia quelle che dovrebbero essere le principali caratteristiche del nuovo Core K8L:

• nuove estensioni SSE
• supporto SSE dual 128bit
• due load a 128 bit per ciclo di clock
• nuova generazione di bus HyperTransport, revision 3.0
• controller crossbar migliorato
• possibilità di introdurre cache di terzo livello
• supporto ad architetture quad core
• raddoppio del bus tra le cache L1 e L2, passato da 128bit a 256bit

La nuova architettura di processore verrà utilizzata da AMD inizialmente per le architetture di processore Opteron, ma verrà successivamente adottata anche per le cpu Turion 64 e Athlon 64, andando quindi a interessare tutti i segmenti di mercato nei quali AMD opera.

L'approccio alle cache dovrebbe leggermente cambiare rispetto a quello delle cpu K8 in commercio. Le attuali versioni di processore AMD integrano cache L2 dedicate per ciascun Core di processore, mentre con le prossime evoluzioni dell'architettura K8L troveremo anche una cache di terzo livello di più elevate dimensioni complessive, di tipo condiviso tra i Core; per le cache L1 e L2 si continuerà ad utilizzare un approccio distinto tra i vari core, contro quello a cache L2 unificata seguito da Intel per i processori basati su architettura Core.

La nuova architettura permetterà di ottenere un incremento delle prestazioni velocistiche grazie ad un raddoppio delle risorse a disposizione per istruzioni della famiglia SSE e delle operazioni in virgola mobile. I pre-fetch verranno incrementati da 16 a 32 bytes, mentre l'indirizzabilità della memoria fisica verrà aumentata sino a 48bit, contro gli attuali 42bit delle cpu Opteron in commercio: questo permetterà di gestire un massimo teorico di 256 Terabytes di memoria.

Da segnalare inoltre come con l'architettura K8L AMD intenda migliorare la gestione dell'alimentazione dei singoli core. Sarà infatti possibile gestire indipendentemente il voltaggio di alimentazione di ognuno dei 4 Core integrati in ogni processore, con evidenti benefici in termini di consumo energetico e contenimento del calore dissipato. Anche il memory controller potrà essere spento temporaneamente nel momento in cui fosse inattivo, così da ridurre ulteriormente il consumo.

Il memory controller continuerà ovviamente a restare integrato all'interno del Core; si tratta del resto di una delle principali caratteristiche tecniche delle soluzioni AMD K8. Nell'architettura K8L supporterà memorie DDR2 e DDR3, oltre a quelle FB-Dimm; non è dato sapere, almeno al momento attuale, se AMD abbia intenzione di presentare le proprie cpu K8L già da subito con supporto alla tecnologia FB-Dimm oppure se attendere prima di presentare questo genere di piattaforme.

E' inoltre possibile, ma si tratta al momento attuale solo di una indiscrezione, che le nuove cpu K8L possano adottare per la prima volta la tecnologia Z-Ram, che AMD ha acquisito da Innovative Silicon Incorporated (ISI). Questa tecnica permette di avere chip memoria DRAM embedded senza l'utilizzo di condensatori; la conseguenza diretta è la riduzione a 1/5 della superficie complessiva della cache a parità di capacità, con innegabili benefici in termini di costi di produzione e di superficie complessiva del Die del processore, rispetto alla memoria tipicamente utilizzata per le cache L1 e L2 delle cpu ad esempio. La tecnologia Z-Ram può essere adottata solo in abbinamento a quella SOI, Silicon On Insulator, che AMD utilizza da tempo nella produzione delle proprie cpu della famiglia K8.

AMD ha confermato che la prossima generazione di processori K8L integrerà sino a 4 link Hypertransport a 16bit, contro i 3 attualmente presenti. Come vedremo in seguito parlando di Hypertransport 3.0, altra funzionalità supportata dal Core K8L, questo conferirà superiore flessibilità nella configurazione dei server basati su processori Opteron. I 4 link potranno inoltre essere gestiti come 8 link a 8 bit ciascuno, per configurare sistemi server con un massimo di 8 Socket, corrispondenti a 32 processori fisici nel caso in cui si utilizzino cpu di tipo Quad Core.