AMD Opteron Shanghai: quad core ora a 45 nanometri

I processori AMD Opteron della famiglia Shanghai sono in primo luogo un cosiddetto die shrink: il processore è ottenuto partendo da un'architettura già esistente sul mercato ed applicando a questa una tecnologia produttiva più sofisticata, in questo caso quella a 45 nanometri. La conseguenza diretta è un contenimento delle dimensioni del die, o a parità di superficie occupata la possibilità di integrare un maggior numero di transistor; AMD ha optato per questa seconda strada triplicando il quantitativo di cache L3 da 2 a 6 Mbytes e inserendo varie ottimizzazioni minori all'interno del core miranti a incrementare le prestazioni velocistiche a parità di clock.

L'utilizzo di una tecnologia produttiva più sofisticata ha inoltre permesso al produttore americano di incrementare le frequenze di funzionamento a parità di livelli di consumo; le cpu Opteron Shanghai, infatti, vengono proposte con le versioni standard con frequenze di clock massime al debutto pari a 2,7 GHz, mentre per i processori Opteron Barcelona il taglio di clock massimo a paritò di livello di consumo è stato pari a 2,3 GHz. Ricordiamo inoltre che a Settembre 2007, mese di presentazione ufficiale delle cpu Opteron Barcelona, AMD ha immesso sul mercato versioni con clock massimo di 2 GHz: nel giro di 1 anno il passaggio all'architettura Shanghai ha permesso di ottenere un incremento della frequenza di clock massima al debutto del 35%.

AMD ha integrato nei processori Opteron Shanghai il supporto alla tecnologia HyperTransport 3.0, grazie alla quale è possibile ottenere bandwidth massime sino a 17,6 Gbytes al secondo contro gli 8 Gbytes al secondo della soluzione Opteron Barcelona che implementa tecnologia HyperTransport 1.0. Questa nuova tecnologia potrà venir sfruttata pienamente solo con la prossima generazione di piattaforme Socket F per processori Opteron, attesa al debutto nel corso del 2009 in abbinamento a nuovi chipset sviluppati internamente da AMD.

La cache L3 è stata incrementata dai 2 Mbytes delle cpu Barcelona ai 6 Mbytes delle soluzioni Shanghai; è stato anche modificato in modo radicale come la cache L3 opera in particolare nel momento in cui si verificano degli errori di parity. AMD ha diviso la cache L2 in 16 distinti blocchi, che possono essere disabilitati al massimo in numero di 2 nel momento in cui si verificano errori di parità; nel momento in cui i blocchi difettori dovessero essere in numero superiore a 2 il processore comunicherà al sistema questo malfunzionamento, che non incide sul corretto funzionamento del processore ma che per via dell'errore di correzione porta ad un aumento della latenza e ad un impatto negativo sulle prestazioni velocistiche. Questa tecnologia sarà disponibile solo con la prossima generazione di piattaforme server per processori Opteron attesa nel corso del 2009, quella con la quale verrà implementato il supporto alla tecnologia HyperTransport 3.0.

La cache L3 è stata inoltre divisa in 4 blocchi principali, 2 da 2 Gbytes di capacità ciascuno e i 2 restanti da 1 Gbyte: questa caratteristica permetterà, non tanto con le soluzioni Opteron Quad Core quanto con le cpu desktop, di disabilitare selettivamente parte della cache L3 così da ottenere processori da prestazioni e fasce di prezzo differenti. AMD ha inoltre implementato varie ottimizzazioni dal lato virtualizzazione, riducendo i tempi di world switch ed ottenendo rispetto alle soluzioni Opteron Barcelona un incremento prestazionale quantificato nel 25%.

Il memory controller continua a restare del tipo DDR2 e a essere integrato nel processore; AMD ha implementato alcune ottimizzazioni nella forma sia di un incremento della massima frequenza di lavoro della memoria, portata a 800 MHz con moduli DDR2-800, sia a miglioramenti nel prefetching. L'integrazione nel memory controller di un buffer che memorizza i dati di prefetch permette di non dover svuotare la cache L3 da quei dati di prefetch che si rivelassero non correttamente previsti, e quindi non utili ai core per le elaborazioni che devono eseguire: sarà il buffer integrato nel memory controller a memorizzare i dati di prefetch e a venir svuotato e ricaricato di dati qualora le previsioni sulle informazioni che i core necessiteranno per le elaborazioni successive si siano rivelate errate.

Da ultimo una nota sul risparmio energetico: AMD ha implementato la tecnologia smart fetch, grazie alla quale è possibile ridurre il consumo del processore in idle forzando la cpu ad entrare nello stato halt nel momento in cui si trova in idle. Il beneficio diretto, stando a quanto dichiarato da AMD, è una riduzione dei consumi del 21% o di 15 Watt.

Possiamo riassumere le novità architetturali implementate da AMD nelle cpu Opteron Shanghai evidenziando come queste siano di fatto un'evoluzione dell'architettura implementata nelle cpu Barcelona, non uno stravolgimento completo. Di fatto la sensazione è che Shanghai sia di fatto quello che Barcelona avrebbe dovuto essere, ma che per svariate considerazioni AMD non è stata capace di ottenere al debutto lo scorso anno.