Micron ClearNAND, spazio ai 25 nanometri

Micron ClearNAND, spazio ai 25 nanometri

Micron annuncia la nuova serie di memorie flash ClearNAND, sviluppate con processo produttivo a 25 nanometri

di Gabriele Burgazzi pubblicata il , alle 10:12 nel canale Mercato
 

Il processo di miniaturizzazione dei componenti e delle memorie ha rappresentato e continua tutt'oggi ad essere uno degli elementi fondamentale per lo sviluppo tecnologico: la possibilità di poter produrre, a parità di materiale, un maggior numero di unità consente all'industria di fornire prezzi più competitivi, con diretti benefici per l'utente finale.

Quando si parla di memorie flash, le stesse impiegate per lo sviluppo delle unità SSD, il discoso è lo stesso: i progressivi miglioramenti apportati al processo produttivo, consentiranno in un prossimo futuro di andare a ridurre il rapporto euro/GB che al momento rappresenta il vero tallone di achille di tale tecnologia.

In questo senso, l'annuncio di Micron, punta proprio a tale direzione. Nel corso della giornata di ieri, infatti, Micron Technology ha presentato una nuova gamma di memorie flash ad alta capacità sviluppate con processo produttivo a 25nm. La nuova serie, che prenderà il nome di ClearNAND, utilizza la classica interfaccia raw NAND, ed inclue alcune nuove funzionalità ottimizzate per applicazioni che richiedono alta capacità di memorizzazione ed alte prestazioni. Saranno due le famiglie ClearNAND, quella standard e quella Enhanced.

Micron ClearNAND

Lo sviluppo di memorie con un processo produttivo sempre più miniaturizzato comporta con se un problema su tutti: man mano che l'industria scende oltre la litografia a 20 nanometri, infatti, la gestione del flusso dati dalla e verso la memoria flash, diventa decisamente più impegnativa. Questo perchè? perchè la quantità di errori sui bit aumenta in modo esponenziale, minando non solo l'affidabilità delle memorie ma anche le prestazioni.

Micron ha così sviluppato le soluzioni ClearNAND Standard accoppiando in un unico package il sistema di gestione degli errori con i dispositivi nand. Le nuove soluzioni saranno disponibili in versioni da 8 a 32GB e sono stati sviluppati per sgravare il controller dal lavoro di controllo di correzione degli errori (ECC), consentendo così di poter garantire un maggior livello prestazionale.

La soluzioni Enhanced ClearNAND di Micron, oltre a rimuovere l'onere della correzione di errore, consentono anche funzionalità specifiche per le applcicazioni di alta capacità in ambito enterprise, garantendo un livello prestazionale decisamente più elevato. I prodotti di questa categoria saranno disponibili in capacità da 16 a 64GB.

4 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
tossy03 Dicembre 2010, 10:56 #1
Parlando di integrazione, mi chiedo come mai invece di ridurre le machere al limite della tecnologia, non facciano strutture a "wafer", con più strati di matrici di memorie.

A differenza delle CPU e GPU, in questo caso non dovrebbero esserci particolari problemi di dissipazione.
Crescere in altezza (si parla di micron) non dovrebbe essere un problema, già i processi produttivi prevedono decine di strati interconnessi per realizzare il circuito finale.
marchigiano03 Dicembre 2010, 14:13 #2
se già a 25nm iniziano le difficoltà mi sa che i dischi normali li terremo ancora per tanti anni...
coschizza03 Dicembre 2010, 14:49 #3
Originariamente inviato da: marchigiano
se già a 25nm iniziano le difficoltà mi sa che i dischi normali li terremo ancora per tanti anni...


non preoccuparti il problema non è iniziato ai 25nm ma è sempre essitito solo che litigrafia dopo litografia bisogna riaffrontarlo per ritrovare la soluzione migliore per la nuova tecnologia.
arunax05 Dicembre 2010, 18:14 #4
Originariamente inviato da: tossy
Parlando di integrazione, mi chiedo come mai invece di ridurre le machere al limite della tecnologia, non facciano strutture a "wafer", con più strati di matrici di memorie.

A differenza delle CPU e GPU, in questo caso non dovrebbero esserci particolari problemi di dissipazione.
Crescere in altezza (si parla di micron) non dovrebbe essere un problema, già i processi produttivi prevedono decine di strati interconnessi per realizzare il circuito finale.


Non credo che il problema stia nella dissipazione, bensì nella difficoltà di interconnettere con l'esterno in modo efficiente le celle di memoria in una struttura non planare. Inoltre, l'integrazione verticale è ancora agli albori e ci sono diversi problemi nei processi: ad esempio per la tesi di laurea che sto scrivendo ho lavorato alla parte digitale di un ASIC (un sensore per particelle cariche per esperimenti negli acceleratori di particelle) che farà appunto uso di tecnologie di integrazione verticale; ma mi raccontava il mio correlatore che con il chip precedente, sottomesso più di un anno fa, stanno avendo un sacco di problemi con le maschere, perché il processo con integrazione verticale deve ancora essere raffinato!

Tornando in topic, a quanto ne so io questo è uno dei più attivi campi di ricerca nell'ambito delle memorie, l'idea effettivamente è molto accattivante e sicuramente prima o poi verrà messa in pratica anche commercialmente...

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^