NAND flash tridimensionali a partire dal processo a 15 nanometri

NAND flash tridimensionali a partire dal processo a 15 nanometri

Anche per le memorie NAND flash si va incontro ad una architettura di tipo tridimensionale, per superare i limiti dello scaling planare. I primi prototipi quest'anno, la produzione in volumi probabilmente per il 2015

di Andrea Bai pubblicata il , alle 08:01 nel canale Scienza e tecnologia
 

IM Flash Technologies, joint-venture tra Intel e Micron Technologies, sta valutando modalità e tempistiche per il passaggio alla produzione di memorie NAND flash tridimensionali, sebbene riconosca che i recenti sviluppi delle tecnologie di produzione a 20 nanometri abbiano portato in prospettiva ad ancora una o due generazioni di memorie NAND di tipo planare.

In occasione dell'IMEC Technology Forum di Bruxelles, Keyvan Esfarjani, vicepresidente technology&manufacturing per Intel e co-CEO di IMFT, ha rivelato alcune considerazioni alla base della strategia NAND tridimensionale della compagnia. Le memorie 3D saranno organizzate come array di canali semiconduttori verticali con vari livelli di strutture gate-all-around a formare vari livelli di transistor di celle di memoria.

In prima linea a guidare il passaggio in direzione delle tecnologie tridimensionali per le memorie NAND vi è la giapponese Toshiba che già da qualche anno sta illustrando la tecnologia Pipe-Shaped Bit Cost Scalable. Alla fine dello scorso anno Toshiba ha annunciato la capacità di realizzare dispositivi da 16 strati basati su un canale verticale da 50 nanometri di diametro. I primi sample dovrebbero essere realizzati a partire dall'anno in corso, mentre la produzione in volumi è attesa per il 2015.

Esfarjani, pur riconoscendo che le NAND flash planari sono vicine al limite dello scaling, ha comunque indicato che sarà possibile procedere ancora per i nodi a 15 e a 10 nanometri e parallelamente, proprio a partire dai 15 nanometri, introdurre le memorie NAND tridimensionali. Il co-CEO di IMFT ha però osservato che 16 strati non saranno sufficienti per portare un beneficio economico e che saranno necessari 64 o almeno 32 strati.

Le possibilità di scaling per due nodi produttivi sono state rese possibili grazie all'introduzione della tecnologia HKMG (High-K Metal Gate) ai 20 nanometri, che sostituisce le celle di tipo wrap-around impiegate nei nodi produttivi a 34 e 25 nanometri. "Il mercato NAND sarà con noi e in crescita per gli anni a venire. Le NAND bidimensionali proseguiranno con le celle floating gate planari, e le NAND tridimensionali ci porteranno oltre il limite dei 10 nanometri" ha commentato Esfarjani.

0 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^