Transistor in germanio-stagno per superare la barriera dei 10nm

Un team composto da ricercatori belgi e giapponesi è riuscito a sviluppare un processo più avanzato per l'integrazione di pellicole di MOSFET in germanio-stagno su substrati di silicio, che permetterà in futuro la realizzazione di pMOSFET al GeSn strain con geometrie inferiori ai 10 nanometri.

Il team è composto da ricercatori provenienti dalla Katholiek Universitu of Leuven, dall'IMEC e dal National Institute of Advanced Industrial Science and Technology di Tsukuba, che hanno lavorato allo sviluppo di un processo epitassiale che supera le precedenti limitazioni incontrate con la deposizione di pellicole di germanio-stagno tra cui la limitata solubilità dello stagno nel germanio, una tendenza alla separazione e un non ottimale allineamento del reticolo cristallino.

L'interesse nell'impiego del germanio-stagno è strettamente legato alla possibilità di impiegare materiali con elevata mobilità elettronica, come il germanio stesso, e alla possibilità di migliorare la mobilità mediante l'uso di reticoli lavorati per ottenere un'opportuna deformazione da tensione.

Secondo quanto affermato dall'IMEC nel comunicato, è stato possibile per la prima volta garantire l'operatività sul silicio di pMOSFET GeSen a svuotamento senza giunzione. L'uso di un substrato in silicio avrà un effetto significativo sulla riduzione dei costi di produzione, oltre a permettere l'integrazione di transistor convenzionali CMOS e GeSn.

I ricercatori sono riusciti a realizzare una pellicola single-crystal di circa 10 nanometri di spessore sul silicio, dando dimostrazione della distorsione da tensione. In questo modo si riduce la differenza di energia tra banda diretta ed indiretta, con la creazione di un materiale del gruppo IV a banda proibita diretta. La ricerca futura si focalizzerà sull'ottimizzazione dei dispositivi GeSn-on-silicon per incrementare ulteriormente la mobilità nel canale.