Un chip tridimensionale con transistor a nanotubi di carbonio

Un chip tridimensionale con transistor a nanotubi di carbonio

Un gruppo di ricercatori della Stanford University è riuscito ad impiegare i nanotubi di carbonio per creare un circuito integrato monolitico con memoria ed elementi logici disposti a stack

di Andrea Bai pubblicata il , alle 11:41 nel canale Scienza e tecnologia
 

Nel corso del 2013 un gruppo di ricercatori di Stanford è stato in grado di realizzare il primo prototipo concettuale di processore basato su nanotubi di carbonio. Parliamo di prototipo concettuale perché con una velocità di appena 1 kilohertz e con meno 200 transistor non vi era alcuna possibilità per competere con i tradizionali processori al silicio che impieghiamo quotidianamente nei nostri PC.

Il divario tra silicio e nanotubi di carbonio potrebbe però iniziare a ridursi: lo scorso dicembre allo IEDM - International Electron Devices Meeting - lo stesso team ha infatti recentemente mostrato la possibilità di realizzare transistor a base di nanotubi di carbonio molto più performanti ed in grado, almeno in potenza, di arrivare a competere con transistor di silicio di simili dimensioni. H.-S. Philip Wong, coordinatore del gruppo di ricercatori, ha commentato: "Ora che abbiamo questi nanotubi che sono alla pari con il silicio, possiamo pensare di costruire sistemi ad alte prestazioni". I ricercatori affermano di essere in grado di realizzare transistor di nanotubi di carbonio direttamente sul silicio.

I nanotubi di carbonio, a differenza del grafene, possono essere semiconduttori naturali e già da diverso tempo vengono considerati come un materiale potenziale per realizzare interruttori ad elevata efficienza. Nella pratica però si è dimostrata piuttosto complicata la realizzazione di transistor con un numero sufficiente di nanotubi di carbonio tali da assicurare la giusta quantità di corrente. Con le attuali tecniche di produzione di nanotubi di carbonio, infatti, vi è la tendenza ad ottenere un materiale che presenta qualche inconveniente in termini di purezza - con la presenza di elementi metallici - ed omogeneità.

Il precedente lavoro sui nanotubi di carbonio ha permesso ai ricercatori di Stanford di disporre di una base di partenza da cui partire per ottimizzare il processo di realizzazione dei nanotubi di carbonio, che viene ora condotto su un substrato di quarzo. Una volta fatti crescere i nanotubi viene applicato sulla loro sommità uno strato di oro ed infine un nastro termico che permette di rimuovere i nanotubi dal substrato di quarzo e di trasferirli sulla superficie di riferimento. Il nastro termico viene rimosso e l'oro disciolto mediante un apposito bagno chimico.

Questo processo offre una resa di circa 8 nanotubi per micrometro, misurati perpendicolarmente alla direzione della corrente elettrica. Il team ha però mostrato la possibilità di poter ripetere il processo di deposizione per varie volte, impiegando un particolare polimero che previene il rischio che i nanotubi si attacchino insieme formando una matassa quando sono esposti al liquido usato per la rimozione dell'oro e che rende la superficie dei nanotubi più omogenea in preparazione alla deposizione successiva. In questo modo è stato possibile realizzare transistor con una densità media di 100 nanotubi per micrometro e con una densità di corrente di 122 microampere per micrometro.

Non si tratta di un record: già nel 2013 un team del Thomas Watson Research Center di IBM ha documentato una densità di oltre 500 nanotubi di carbonio per micrometro in una sospensione oleosa. Negli esperimenti condotti dai ricercatori IBM, però, vi sono nanotubi caratterizzati da impurità metalliche, fattore che potrebbe aver condizionato il rapporto on/off portandolo ad 600:1. L'obiettivo dei ricercatori di Stanford è un rapporto di 6000:1, che descrive una situazione in cui solamente una minima quantità di corrente si disperde dal dispositivo anche quando è spento. A titolo di confronto in un normale transistor realizzato con le consuete tecniche CMOS si cerca un rapporto on/off di circa 10000:1.

Per provare la compatibilità con il silicio, il team di Stanford ha usato una strategia di trasferimento multiplo per creare un circuito integrato tridimensionale monolitico. Un circuito monolitico è composto da un'unica "gettata" di materiale su un solo substrato in silicio, costruendo strati l'uno sull'altro collegato da fitte interconnessioni metalliche. I ricercatori sono stati capaci di costruire uno switch crossbar, un circuito che può essere usato per collegare differenti input e output, da un solo strato di silicio, due strati di RAM resistiva e uno strato di transistor di nanotubi di carbonio. Lo stack è stato realizzato senza superare la temperatura di 400°C, che avrebbe altrimento portato al danneggiamento dei transistor.

E' la prima volta che è stato possibile osservare memoria e circuiteria logica impilate insieme in maniera monolitica. Questa combinazione potrebbe sensibilmente ridurre i tempi e l'energia necessaria per spostare l'informazione all'interno di un computer. Portare i circuiti integrati a base di nanotubi di carbonio nella produzione in volumi potrebbe però essere un'impresa ancora distante nel tempo: i canali di trasporto nei transistor basati sui nanotubi hanno una lunghezza di 400 nanometri, 10 volte le dimensioni dei dispositivi all'avanguardia. E' qindi necessario trovare un modo per realizzare transistor più piccoli per circuiti di maggior densità.

Il prossimo passo è quindi rappresentato dalla realizzazione di transistor con canali più corti. Si tratta di una strada percorribile: già in precedenza una serie di attività di ricerca di IBM hanno dimostrato la possibilità di realizzare transistor a base di nanotubi con un canale dalla lunghezza di circa 10 nanometri. Wong sostiene che vi sono comunque una serie di ostacoli che ancora devono essere superati prima di poter pensare alla realizzazione commerciale di circuiti ad elevate prestazioni: il primo sono i contatti metallici che si collegano ai nanotubi che, come accade nei contatti di altri dispositivi, vedono crescere la resistenza elettrica con la riduzione delle dimensioni. "Disporre di una tecnologia che possa competere con il silicio, almeno in ambito accademico, sarebbe tremendamente entusiasmante" ha commentato Wong.

3 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
skyline9027 Gennaio 2015, 12:38 #1
NO EH! io sto con il grafene!!! ho 24 anni e sono giovane... dicevo così anche 10 anni fà! "cavolo il grafene tra 10 anni sarà una bomba e addio problemi"...
Avatar027 Gennaio 2015, 22:28 #2
Vero, ormai c' è gente che c' è cresciuta col grafene ed ha imparato ad amarlo.
DDoZ28 Gennaio 2015, 19:24 #3
Io ste cose, a spanne, le stò studiando ora.
Il prof ci ha detto che nel grafene non c'è il gap necessario per distinguere i due stati energetici, e quindi i bit 0/1, ergo implementare processori o quant'altro è praticamente impossibile.
Voi cosa sapete per dire che si può usare il grafene ?
Inoltre, all'autore della news, si potrebbero avere un link alle fonti ?

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^