Spostato a metà 2006 il lancio di Montecito

Intel ha annunciato, nella giornata di ieri, alcune variazioni alla propria roadmap delle soluzioni server di fascia alta.
Il debutto delle cpu Itanium 2 basate su core Montecito, le prime con architettura Dual Core, è stato infatti posticipato alla seconda metà del 2006.

Alla base di questa decisione, non meglio precisate questioni legate alla qualità della produzione. E' presumibile che, alla luce della enorme complessità di questo chip, le rese produttive non siano nel complesso soddisfacenti per Intel.
Montecito integra circa 1,72 miliardi di transistor, un valore record giustificato dalle dimensioni della cache L2.

Scott McLaughlin, portavoce Intel, avrebbe affermato "We're not going into details on the specifics of the processor other than to say we're not satisfied with the quality right now".

Montecito verrà presentato con una frequenza di bus di 533 MHz, contro quella di 667 MHz inizialmente prevista per tale cpu. A questo aggiungiamo l'assenza della tecnologia Foxton, capace di una sofisticata gestione del risparmio energetico.

Intel ha inoltre comunicato di aver sospeso lo sviluppo dell'architettura Whitefield, processore della classe Xeon MP. Questa cpu verrà sostituita dal nuovo Core Tigerton, basato sulla nuova architettura a basso consumo anticipata in occasione dell'ultimo Intel Developer Forum di San Francisco lo scorso mese di Agosto.

Tigerton introdurrà anche una connessione diretta al chipset per ogni singolo processore, al posto di quella a bus condiviso attualmente adottata dalle cpu Xeon.

Ulteriori informazioni sono disponibili a questo indirizzo.