Xeon Phi e Omni-Path: le tecnologie Intel per il calcolo ad alte prestazioni

Supercomputing 2015, l'evento che si sta svolgendo in questi giorni ad Austin. Texas, è cornice di svariati annunci di nuovi prodotti e tecnologie che caratterizzeranno lo sviluppo nel settore dei supercomputer atteso nel corso dei prossimi anni. Non poteva mancare a questo riguardo Intel, che da tempo è impegnata nel settore sia con le proprie CPU della famiglia Xeon sia con gli acceleratori della gamma Xeon Phi.

L'azienda americana ha fornito informazioni su Knight's Landing, nome che identifica la prossima generazione di soluzioni Xeon Phi che prenderanno il posto di quelle Knight's Corner attualmente sul mercato. Tra le novità l'aumento del numero di core, che passano dai precedenti 61 agli attuali 72 potendo così fornire una potenza di elaborazione che tocca gli 8 TeraFLOPS in singola precisione e i 3 TeraFLOPS in doppia precisione. La memoria adottata per queste schede sarà quella MCDRAM, presente sul package della GPU in quantitativo di 16 Gbytes.

Tra le novità implementate nelle soluzioni Knight's Landing segnaliamo i nuovi core basati su architettura Intel Silvermont, oltre al supporto AVX-512. Al momento attuale Intel collabora con alcuni clienti che stanno utilizzando soluzioni Knight's Landing all'interno di propri sistemi. Le versioni finali di questi acceleratori saranno commercializzate nel corso del prossimo anno.

Assieme a queste nuove soluzioni per l'accelerazione delle elaborazioni parallele Intel ha annunciato anche la propria architettura Omni-Path, della quale aveva già avuto modo di parlare in occasione dell'edizione 2015 dell'IDF. Con questa Intel vuole implementare un nuovo approccio alle interconnessioni ad elevata velocità e ridotta latenza richieste in ambito HPC. Questi, assieme ai processori della famiglia Xeon, sono i principali pilastri della strategia di sviluppo futura di Intel nel settore dei supercomputing, nella quale accanto a potenti architetture CPU trovano spazio tecnologie che accelerano le elaborazioni parallele e assicurano che le latenze tra i nodi di calcolo siano ridotte ai minimi termini.