Western Digital annuncia l'impiego dell'architettura RISC-V sui propri prodotti

Western Digital annuncia l'impiego dell'architettura RISC-V sui propri prodotti

Western Digital ha annunciato il proprio impegno a sviluppare l'architettura open source RISC-V e a utilizzarla all'interno dei propri prodotti: l'azienda si impegna anche a rendere pubbliche le proprie modifiche

di pubblicata il , alle 18:01 nel canale Server e Workstation
Western Digital
 

Western Digital ha annunciato che adotterà l'architettura open source RISC-V per la sua prossima generazione di prodotti destinati ad impieghi nel settore del big data e del fast data. Si tratta di uno dei più grandi annunci riguardanti l'ISA open source, sviluppata dall'Università di Berkeley.

Western Digital ha annunciato la novità alla conferenza RISC-V Workshop, durante la quale ha comunicato che prevede di consegnare ai clienti 2 miliardi di core RISC-V all'anno. L'azienda utilizzerà i processori RISC-V all'interno di processori e controller per dispositivi purpose-built.

L'intento dell'azienda è infatti quello di modificare l'architettura per adattarla alle sue necessità, in modo da superare i limiti delle architetture general purpose. Secondo Western Digital, infatti, "le tecnologie e architetture general purpose che sono state presenti per decenni stanno raggiungendo i loro limiti in termini di scalabilità, prestazioni ed efficienza. [...] Poiché il fenomeno Big Data diventa più grande e più veloce, e Fast Data diventa più veloce e più grande, l'approccio one size fits all dell'elaborazione general purpose comincia a non rispondere più correttamente alle esigenze dei carichi di lavoro delle applicazioni nel nostro mondo incentrato sui dati."

Particolare interessante è l'impegno di Western Digital a contribuire attivamente alla comunità rendendo pubbliche le proprie modifiche, nonostante la licenza BSD di RISC-V non lo renda obbligatorio. Secondo l'azienda, RISC-V può essere l'equivalente di Linux nel mondo dell'hardware e per questo crede nella partecipazione attiva al progetto.

Da non sottovalutare in questo contesto è anche l'inclusione del supporto all'architettura RISC-V in Linux 4.15, che rende più semplice lo sviluppo e l'impiego dei sistemi basati su Linux su questa architettura.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione.
Leggi la Privacy Policy per maggiori informazioni sulla gestione dei dati personali

12 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
frankie29 Novembre 2017, 22:41 #1
Gli SSD utilizzano ARM per il controller.
Questi userebbero RISC-V
cdimauro30 Novembre 2017, 06:58 #2
Pazzesco. Non avrei mai creduto che RISC-V trovasse così velocemente un partner/padrino con numeri così elevati.

Sia chiaro: ero e sono già convinto da tempo che RISC-V avesse/ha tutte le carte in regola per ritagliarsi una buona fetta di mercato assieme a Intel e ARM, perché l'architettura ha notevoli vantaggi (in primis e la più importante: la totale assenza di licenze), ma pensavo che sarebbero stati necessari ancora parecchi anni, visto che una nuova ISA ha necessità di "tempi biblici" (e notevoli investimenti, anche per il supporto) per potersi affermare.

L'unica cosa sui cui non sono d'accordo è la dichiarazione di WD:

[I][INDENT]"le tecnologie e architetture general purpose che sono state presenti per decenni stanno raggiungendo i loro limiti in termini di scalabilità, prestazioni ed efficienza. [...] Poiché il fenomeno Big Data diventa più grande e più veloce, e Fast Data diventa più veloce e più grande, l'approccio one size fits all dell'elaborazione general purpose comincia a non rispondere più correttamente alle esigenze dei carichi di lavoro delle applicazioni nel nostro mondo incentrato sui dati."[/INDENT][/I]

E' vero che RISC-V consente di adattare velocemente le proprie esigenze (il core, anche sintetizzato, è molto piccolo, e facile da modificare), ma non è vero che altre architetture non possano comunque rispondere efficientemente alle diverse esigenze.

L'idea è che i chip attualmente sono costituiti da centinaia di milioni, miliardi, o addirittura decine di miliardi di transistor, per cui il costo del "legacy" non ha più un peso come in passato, ma risulta notevolmente ridimensionato.

Per essere chiari, un core RISC-V sarà anche piccolissimo e usare poca logica / transistor / silicio, però poi gli devi anche accoppiare register file ad alte prestazioni, cache, etc., e diventa subito molto più grande, e comparabile a quello di altri core.

In ogni caso questa notizia cambierà più velocemente gli scenari ed equilibri del mondo delle architetture.
s-y30 Novembre 2017, 07:42 #3
beh, il rimescolamento di equilibri che potevano sembrare immobili ormai è palese, e non posso dire che mi dispiaccia, come idea. a livello pratico si vedrà
Lampetto30 Novembre 2017, 09:00 #4
RISC, è tanto che non si sentiva questo acronimo, dai tempi delle W.S. SGI, SUN, Spark, Mips

Presumo che il nome sia anche il tipo di architettura...
Ma non ho capito che tipo di vantaggi ha questa architettura rispetto agli attuali ARM o X86, probabilmente un set di istruzioni più efficiente e moderno oppure solo perchè non ha licenze ha uno sviluppo condiviso?
fano01 Dicembre 2017, 15:11 #5
Lettore il manuale dell'ISA sembra davvero interessante come architettura, bravi continuino così!
cdimauro01 Dicembre 2017, 21:22 #6
Già. E' il solito discorso del vino dell'oste.

Certamente alcuni punti sono validi, e d'altra parte non potrebbe che esser così, visto che hanno avuto tutto il tempo per progettare un'ISA priva di "legacy", facendo tesoro degli sbagli e dei successi di tutte le altre ISA: è molto comodo partire senza avere nessun vincolo da rispettare.

Comunque i confronti che fanno nel manuale dell'architettura sono limitati ad alcune ISA che hanno preso come riferimento. Chissà perché...
fano02 Dicembre 2017, 20:35 #7
Sì l'architettura è molto modulare c'è la versione "I" che un po' come un RISC originale pochissime istruzioni mancano persino moltiplicazione e divisione tra interi
C'è appunto il modulo "M" se non avete per la testa di simulare moltiplicazioni / divisioni in software, "F" aggiunte Float32, "D" Float64, "Q" Float128 (!) e poi ci il pacco quasi "completo" chiamato "G" con tutta sta robina qui!
Ma c'è un sacco di altri moduli per esempio "A" aggiunge le istruzione atomiche, "L" Decimal32, Decimal64 e Decimal128 e forse la cosa più interessante di tutte: la possibilità di creare moduli custom per accelerare operazioni particolari.

Volendo si possano pure comprare i prodotti già fatti:
https://www.sifive.com/products/ris...sc-v-core-study

interessante il 5 Core con un processore su cui gira l'OS e gli altri per le applicazione ricorda un po' il concetto del Cell di Playstation 3
Beh era un RISC anche quello eh, come in fondo lo sono ARM e MIPS...
cdimauro03 Dicembre 2017, 08:04 #8
Aggiungere o togliere blocchi di istruzioni in un core RISC è una cosa abbastanza semplice, e lo si fa da tempo. Anche ARM offre da tantissimo tempo apposite estensioni di vario genere.

Per cui un confronto generico di questo tipo, senza entrare nel dettaglio e mostrare quale sia il reale vantaggio della modularità di RISC-V nei confronti di quella (perché c'è!) di ARM, lascia il tempo che trova.

Finché si parla di IA-32/x86 & x64, lo posso capire, ma come dicevo prima è anche ovvio che sia così, perché RISC-V (ma anche ARMv8, perché l'ISA a 64 bit è stata completamente ridisegnata) è un'ISA moderna che è stata progettata da zero senza precedenti vincoli da rispettare.
Se pensiamo a x86, ma soprattutto a x64 che è una mala pezza sulla prima, è ovvio che non ci sia storia, perché l'evoluzione è stata dettata dalla pesante legacy / retrocompatibilità.

Ma almeno ARMv8 dovrebbe avere un "clean design", come si suol dire. Anche se non capisco perché ARM abbia deciso di non presentare un'ISA "compatta" a 64bit: l'erede di Thumb. E' scontato che le ISA a 64 bit abbiano problemi di densità di codice, e un'ISA compatta avrebbe certamente aiutato non soltanto le dimensioni del codice & dei dati, ma anche tutta la gerarchia della memoria, con ovvie ricadute anche sulle prestazioni. Data la storia di ARM, è una cosa che ancora oggi mi risulta del tutto incomprensibile.

Ciò che meraviglia leggendo i prodotti basati su RISC-V, sono le prestazioni elevate che sulla carta sembrerebbero dare vantaggi rispetto ad ARM. Ma senza benchmark reali (e qui mi sembra manchino del tutto quelli per gli ARM a 64 bit, anche se sempre di test sintetici si parla), i numeri lasciano il tempo che trovano.
cdimauro03 Dicembre 2017, 13:39 #9
Che ti posso dire: aspetto degli esempi concreti di questa modularità, e dei vantaggi che avrebbe RISC-V rispetto alle altre architetture.

Finché ai parole non seguiranno fatti, personalmente il tutto rimarrà puro marketing.

P.S. Emiliano chi?!?
cdimauro04 Dicembre 2017, 06:45 #10
Che al momento è proprio IL valore aggiunto di RISC-V, per l'appunto: l'assenza di licenze. Nulla da dire su questo, ma l'avevo già anticipato.

E no: non ha ancora nulla di equivalente a TrustZone, come pure ad altre tecnologie. Se apri l'ultima revisione (2.2) del manuale, di tutte le tecnologie/moduli elencate prima, molte sono delle sezioni vuote perché sono ancora tutte da definire.

Notevoli assenze importanti per un'ISA moderna: accelerazioni AES, SHA, bit & bitfield, confronto di stringhe. E mettiamoci pure la memoria transazionale, che è comunque importante per risolvere elegantemente ed efficientemente i problemi di condivisione di risorse.
Le estensioni Packed-SIMD praticamente sono nemmeno abbozzate (soltanto le load/store sono definite, con dimensioni che vanno da 8 a 1024 bit. Ma da 8 a 64 bit lasciano il tempo che trovano), perché puntano invece sulle estensioni vettoriali, dove però sono definiti in maniera precisa soltanto i registri aggiuntivi ed è spiegato il meccanismo di funzionamento con annesso esempio (in pratica hanno ricopiato l'estensione vettoriale presentato lo scorso anno da ARM), ma senza alcun opcode definito. Dunque al momento manca del tutto l'elaborazione SIMD, che sappiamo essere fondamentale ormai nelle ISA moderne per il "number crunching".
Mancano, infine, anche le estensioni Decimal (eh, sì fano: saranno belle quando arriveranno, ma al momento c'è una pagina bianca ) e l'accelerazione per i linguaggi dinamici. Ma sono cose decisamente meno importanti.

Comunque all'ISA mancano non soltanto estensioni & tecnologie moderne (non solo roba come TrustZone. Mi viene in mente anche l'MPX di Intel per la protezione della memoria, ad esempio), ma anche "il contorno" (uncore) che oggigiorno è divenuto molto importante per un processore. Mi riferisco al chipset, al controller della memoria, alla GPU integrata, DSP per elaborazione di immagini e/o suoni, ecc., ossia un ecosistema in grado di rispondere a tutte le esigenze.
Per essere chiari: un core, da solo, non fa molta strada.

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^